

2. Teoria (Elettronica B)

Descrivere le differenze principali tra un dispositivo CPLD ed un dispositivo FPGA.

3. Progetto di reti combinatorie e macchine a stati

E' dato lo schema completo di un sistema digitale. Esso rappresenta un sistema per il controllo semaforico di una strada su cui si stanno eseguendo lavori di manutenzione. MSF1 e MSF2 controllano le spie luminose che accendono i rispettivi semafori e comunicano attraverso i segnali **REQ** e **ACK**. All'arrivo del segnale di **RESET**, attivo ALTO, il semaforo 1, controllato da MSF1, accende la spia luminosa verde (**QV=1**), mentre il semaforo 2 accende la spia rossa (**QG=1**). La spia verde, per entrambi i semafori, deve essere mantenuta accesa per 3 cicli di clock, mentre la spia gialla per 2 cicli di clock. Non appena il semaforo 1 accende la spia rossa (**QR=1**), comunica al semaforo 2 che può accendere la spia verde mediante l'attivazione del segnale **REQ** (attivo ALTO). Quindi si pone in attesa dell'arrivo del segnale **ACK** (attivo ALTO) che indica che è possibile accendere nuovamente la spia verde.

Si richiede di:

1. Scrivere il diagramma ASM delle macchine a stati MSF e MSF2
2. Scrivere le mappe di assegnazione degli stati delle due macchine
3. Specificare come è collegato il **RESET** all'interno di MSF1 e MSF2
4. Sintetizzare la macchina MSF1 (si richiede solo la sintesi della rete combinatoria dello stato successivo, NON quella delle uscite) nell'ipotesi di utilizzare Flip Flop di tipo D-PET
5. Il diagramma temporale dei segnali significativi, come riportato in allegato.

NOTE:



